PHASE SHIFTER

Publication number: JP4032301
Publication date: 1992-02-04

Inventor: IYAMA YOSHITADA; IIDA AKIO; URASAKI SHUJI; ITO

KENJI; MIMATSU KENJI; SHIGEMATSU TOMONORI

Applicant: MITSUBISHI ELECTRIC CORP

Classification:

- international: H01P1/18; H01P1/185; H01P1/18; (IPC1-7): H01P1/18


- european:

Application number: JP19900138732 19900529 Priority number(s): JP19900138732 19900529

Report a data error here

Abstract of JP4032301

PURPOSE:To obtain a phase shifter with a low loss by providing switches (two switches, when one switch is opened, the other is closed interlockingly) to positions of a 1st transmission line and a 2nd transmission line respectively so that the impedance when viewing the line from an input terminal and an output terminal is high impedance with the switch opened with respect to the line. CONSTITUTION: When a switch 21 connected to a 1st transmission line 19 is opened and a switch 22 connected to a 2nd transmission line 20 is closed, an impedance when viewing the line from an input terminal and an output terminal is high impedance, that is, equivalent to the line opening state. Since the effect of the switch 21 connected to the 1st transmission line 19 is neglected, a radio wave propagates the 1st transmission line 19. When the connecting state of the switches 21, 22 is switched, the radio wave propagates the 2nd transmission line 20. The phase of the radio wave is changed without inserting directly to the transmission lines 19, 20 by switching the connecting state of the switches 21, 22 in this way. Thus, the phase shifter with a low loss is realized.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)

⑩ 公 開 特 許 公 報 (A) 平4-32301

⑤Int. Cl. 5 H 01 P 1/18

庁内整理番号 識別記号

④公開 平成4年(1992)2月4日

7741 - 5 J

審査請求 未請求 請求項の数 1 (全9頁)

会発明	@発 明 者 @発 明 者		移框	器				
					②特 ②出	顧願		2—138732 2 (1990) 5 月29日
@発	明	者	伊	ш	â	Ē	忠	神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電 子システム研究所内
個発	明	者	飯	B	E	月	夫	神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電 子システム研究所内
@発	明	者	浦	崎	f	爹	冶	神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電 子システム研究所内
個発	明	者	₽	東	1	建	治	神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電子システム研究所内
@出	M	人	三	菱電	機株式	会	社	東京都千代田区丸の内2丁目2番3号
砂代	理	人	弁耳	里士	大岩	増	雄	外 2 名
最終頁に続く								

1. 発明の名称

移相器

2. 特許請求の範囲

通路長の異なる1つの伝送線路をスイッチによ り切り替る通路長切替形の移相器において、入力 端子と,出力端子と,所定の通路長差を有し,そ れぞれ一端が上記入力端子に接続され、他端が上 記出力端子に接続された第1の伝送線路および第 2の伝送線路と、遮断と導通が切り替わり、導通 状態のとき上記入力端子および上記出力端子から 見て高インピーダンスに見える上記第1の伝送線 路の位置および上記第2の伝送線路の位置にそれ ぞれ接続されたスイツチとを備えたことを特徴と する移相器。

3. 発明の詳細な説明

〔産業上の利用分野〕

との発明は、通路長の異なる2つの伝送線路を スイッチにより切替える通路長切替形の移相器に 係わり、特に移相器における損失特性の改善に関 するものである。

〔従来の技術〕

電波の伝搬経路を切り換えてこの電波の位相を 変える通路長切替形移相器には種々のものがある が、ととてはシリコン、GaAs などの半導体基板 K.構成した電界効果トランジスタ(以下。 F.B.T と称す)をスイッチとして用い。同一の半導体基板 に構成したマイクロストリップ線路の経路を切替 えてマイクロ波の位相を変える半導体移相器を例 にとつて説明する。

* 第11図は、例えば、G.F. Shade . Monolithic X-Band Phase Shifter " GaAs I C Bymposium 1981 pp.37 に示された従来の半 導体移相器の原理を説明するための模式図である。 図において,(1)は入力線路,(2)は出力線路,(3)は 電気長 81 の第1の分岐線路。(4)は電気長 82 の 第2の分肢線路。(5)は第1の単種双投スイッチ (以下.BPDTスイツチと称す), (6)は第2の BPDTスイッチである。第11図では、第1. 第2の8PDTスイッチ(5),(6)は第1の分散線路

(3) 個に切り換えられた状態であるので、入力線路 (1) より入射した電波は θ_1 の位相遅れを受けて第 1 の分 眩線路 (3) を通過して出力線路 (2) にあらわれる。 ここで、第 1 、第 2 の B P D T スイッチ (6) を第 2 の分 眩線路 (4) 側に切り換えると、電波は θ_2 の位相遅れを受けて第 2 の分 眩線路 (4) を通過して出力線路 (2) にあらわれることになる。 従つて、第 1 、第 2 の B P D T スイッチ (5) 、 (6) を 切り換えるとにより、第 1 、第 2 の 分 眩線路 (3) 、 (4) の 電気 長の 差 $\Delta \theta$ ($\Delta \theta = \theta_2 - \theta_1$) だけ電波の位相が 変化することになり移相器が構成される。

第12図は、上記半導体移相器の構成を示す斜 視図である。図において、(1)~(6)は第11図に示 したものと同様のものであり、(7)は半導体基板、 (3)(9)は第1の8PDTスイツチ(5)を構成する第1、 第2のFETであり、回りは第2の8PDTスイ ッチ(6)を構成する第3、第4のFETである。ま た、(3)(3)(4)はそれぞれ第1、第2、第3、第4の FET(8)(9)(1)(1)のドレイン電極、ゲート電極、ソ ース電極である。ゲート電極ほにはパイプス抵抗

り第11図についての説明と同様にして移相器と して動作させることができる。

[発明が解決しようとする課題]

しかし、上記のよりな従来の移相器は、伝搬経路の切り替えには伝送線路の入力端と出力端との2箇所にスイッチが必要であり、かつ、FETなどのスイッチング素子が電波の伝搬経路に挿入される構成であることから、スイッチによる挿入損失が大きいといり問題点があつた。

この発明は、上配のような問題点を解決するためになされたもので、低損失な移相器を得ることを目的とする。

(課題を解決するための手段)

通路長の異なる2つの伝送線路をスイッチにより切替える通路長切替形の移相器において、入力 端子と、出力端子と、所定の通路長差を有し、そ 09を介して、パイアス端子のよりパイアス電圧が 印加される。なお、第1、第2、第3、第4のF BT(8)(9) 601 01)のスイツチ動作のために、通常はド レイン電極03, ソース電極04を直流的に同電位と して用いるが、第12図ではそのための回路は省 略している。今,ドレイン電極(2),ソース電極(Q) を直流的に同電位たとえばD▽にしたとすると。 ゲート電極U3に印加する電圧を D Vとピンチオフ 電圧に切り換えることにより, FETのドレイン 電極切とソース電極は間は電波が通過・遮断とな る単極単投スイツテの動作をする。従つて,第1, 第2のFET(8)(9)、および、第3、第4のFET QQ QQのそれぞれ2個のFBTをドレイン電極を共 通にして配置し、かつ、上記2個のFETのゲー トパイアス電圧を一方は 0 ∇. 他方はピンチオフ 電圧とし、同時に上配のパイアス電圧を切り換え ることにより 2 個の単櫃単投スイツチからなる B PDTスイッチを構成している。とのBPDTス イッチを用いて第1の分岐線路(3)と第2の分岐線 路⑷の2つの異なる伝搬経路を切替えることによ

れぞれ一端が上記入力端子に接続され、他端が上記出力端子に接続された第1の伝送線路かよび第2の伝送線路と、遮断と導通が切り替わり、導通状態のとき上記入力端子かよび上記出力端子から見て高インピーダンスに見える上記第1の伝送線路の位置および上記第2の伝送線路の位置にそれぞれ接続されたスイッチとを備えたものである。

〔作用〕

上記のように構成された移相器においては、速断と導通が切り替わるスイッチが、導通状態のとき入力端子から見て高インピーダンスに見える第1の伝送線路の位置かよび第2の伝送線路の位置にそれでいるので、例えば、第1の伝送線路に接続されたスイッチを透明し、第2の伝送線路にに接続されたスイッチを返出し、第2の伝送線路になれてスイッチをはいると、入力端子かよび出力端子から第2の伝送線路のスイッチの最路のスイッチの影響は無視にまた。第1の伝送線路のスイッチの影響は無視にまた。第1の伝送線路のスイッチの影響は無視できるので、電波は第1の伝送線路を通過する。な

お、スイッチの選断と導通を切り替ると電波は第 2の伝送線路を通過する。 このように、スイッチ の選断と導通を切り替ると電波が通過する伝送線 路にスイッチを挿入せずに 2 つの伝送線路を切り 替え、電波の位相を変化させる。

(実施例)

第1図はこの発明の移相器の一実施例を説明するための模式図である。ここでは、所定の周波数で抵略180度の電気長の差を有する通路長のの気機路をスイッチにより切り替る通路を見切替形の180度移相器を例としてこの発明の発明する。図にかいて、これを利用器の出力端子、1900は移相器の出力端子、1900は移出場のが入力が満子に可に接続され、他端が出力を受けて、200度を有する第1の伝送線路に対して、200度を有する第1の伝送線路に対して、200度をで、200度を有する第1の伝送線路に対して、200度をで、200度を表して、

である。 この場合には、第1のスイッチのは短絡と考えることができ、第2のスイッチのの影響は無視できるので、第3図(b)のように表すことができ、入力端子のかよび出力端子のから第1のスイッチの)倒をみたインピーダンスは高インピーダンス、すなわち開放状態となるので、電波は360度の位相遅れを受けて第2の伝送線路のを通過する。従つて、第1のスイッチのと第2のスイッチのと 変断・導通と切り替ることにより、電波の伝搬位相は180度変化し、180度移相器が構成できる。

第4図は第1図に示したとの発明の移相器の一実施例の具体的構成を示す斜視図であり、との実施例では半導体案子と線路とが同一の半導体を板を用いて構成されたモノリシック構造の場合について一例を示している。図にかいて、図は第1のスイッチのを形成するFBT、図のの間はそれぞれFBT 図ののドレイン電極、ゲート電極、かよび、ソース電極、図はバイアホール、図はバイアス抵抗。のはバイアス端子、のはキャバシタである。と

路切の入力端子切から上記所定の周波数で概略90 度の電気長の位置と接地との間に設けられた第2 のスイッチである。なお、ことで、第1のスイッ チロシンで第2のスイッチのは遮断と導通が切り 替わるものである。

次に動作を説明する。

第2図、第3図は第1図に示したとの発明の彩相器の一実施例の動作説明図である。第2図(a)は第1のスイッテのを連断、第2のスイッテのを導通とした場合を示し、第2図(b)はこのときの動作を示す等価回路である。この場合には、第1のスイッチのの影響は無視でき、第2のスイッテのは短表すととができ、入力端子のシェンとはのスイッチの質をみたインピーダンスは高は180度の位相遅れを受けて第1のススペッチのほは180度の位相遅れを受けて第1のススペッチのはは180度の位相遅れを受けて第1のスペッチのはいまない。第3図(a)は第1のスペッチので導通、第2のスペッチのを速断とした場合を示し、第3図(b)はこのときの動作を示け

て、FET四のドレイン電極四は第1の伝送線路 89に接続されており、ソース電框のはパイアホー ル四を介して接地され、かつ、ゲート電極四はパ イアス抵抗四を介して、パイアス端子のに接続さ れている。なお,パイナス抵抗四とパイナス端子 30との間には、一端をパイアホール30を介して接 地したキャパシタのが接続されており、パイアス 端子のへの電波の濁洩を防止している。同様にし て、FETWのドレイン電框四は第2の伝送線路 **勿に接続されており、ソース電極切はパイアホー** ル図を介して接地され、かつ、ゲート電極四はバ イアス抵抗四を介して、パイアス端子のに接続さ れている。まお、パイアス抵抗四とパイアス端子 00との間には、一端をパイアホール08を介して接 地したキャパシタのが接続されており、パイアス **端子のへの電波の湯茂を防止している。**

上記実施例の動作については上記第1図に示したこの発明の移相器の一実施例について行つた動作説明と同様であり、PBI四かよびPBI24のグートパイアスを0∇とピンチオフ電圧とに切り

替ることにより第1のスイッチのと第2のスイッチのとを遮断・導通と切り替ることができ、電波の通路を第1の伝送線路のと第2の伝送線路のとに切り替て伝搬位相を180度変化させることができ、180度移相器が構成できる。

以上に説明したように、この発明の移相器では、 電波が通過する伝送線路にスイッチを挿入せずに 2つの伝送線路を切り替ることができ、低損失な 移相器が得られるといり効果がある。ここで、上 記実施例で示した180度移相器は従来通路長切替 形以外の方式の移相器で低損失なものが得難いも のであり、この発明の180度移相器の利用価値は 高いと考えられる。また、この実施例では半導体 素子と線路とが同一の半導体基板を用いて構成さ れたモノリシック構造であり、小形の半導体移相 器が得られ、かつ、用いる半導体素子の数を削減 できる効果がある。

なお、上記の説明では、半導体素子と線路とが 同一基板に構成されるモノリシック構造の移相器 の例について説明したが、この発明はこれに限ら

いて、綴路にDCカットが不要となり、低損失化 がはかれる効果がある。

また、第6回はこの発明の移相器の他の実施例を示す斜視図であり、この実施例はスイッチの遮断状態を良好にするための構成を付加したものである。図において、56は共振用のインダクタであり、インダクタのをそれぞれずまで四かよびFBT 24のソース電極のとドレイン電極四との間にそれぞれのFBT204に並列装荷した回路構成である。インダクタ図をFBT204に並列に装荷することにより、FBTのもつ容量を打ち消してスイッチの進断状態を良好にする効果がある。

さらに、第「図はこの発明の移相器のまた他の実施例を説明するための模式図である。この実施例は導通状態とされた第1のスイッチのあるいは第2のスイッチのによる反射を打ち消すための構成を付加したものである。のは第1のスイッチのあるいは第2のスイッチのから概略90度の奇数倍の電気長離れた位置の入力線路(1)に接続した反射補債用案子である。ことで、反射補債用案子の

ず,第 5 図に示す他の実施例のように,半導体素 子としてPIHダイオード四等のダイオードを用 い,基板として誘電体基板のを用いたデイスクリ ートなハイブリッド構造のマイクロ波ICとして もよい。第5図において,叫四は先端開放の 1/4 波長線路で形成されている高インピーダンス線路 および低インピーダンス線路であり、高インピー ダンス線路C4と低インピーダンス線路四はPIN ダイオート四にパイアスを印加するための回路で ある。ととで、上記パイアスを印加するための回 路ではPINタイオード四の接続点で等価的に接 地と見えるもので、PINダイオードWが接続さ れていないものは浮かせたグランドとなつている。 従つて,パイアス端子四からPINダイオード四 にパイアスを印加し,このパイアスを変化させる ことで遮断・導通と切り替ることができ, 電波が 通過する伝送線路にスイツチを挿入せずに2つの 伝送線路を切り替ることができ,低損失な移相器 が得られるという効果がある。さらに、この実施 例においては,ダイオードへのパイアス印加にお

としては、例えば、先端を開放あるいは短絡した 級路でなる分布定数回路や、MIMキャパンタ等 でなる集中定数回路が用いられる。このような構 成にすることにより、1つの反射補償用業子のを 装荷するだけで第1のスイッチのかよび第2のス イッチぬのいずれにも有効に整合が取れ、反射特 性の良好な移相器が得られる効果がある。

第6図および第7図の実施例の動作は上記第4 図に示した実施例の動作と同様であり、低損失な 移相器が得られるという効果がある。

たお、以上の説明では、所定の周波数で概略 180度の電気長の差を有する通路長の異なる2つ の伝送線路をスイッチにより切り替る通路長切替 形の180度移相器を例として説明したが、この発 明はこれに限らず、電気長の差をその他の値に設 定した移相器にも適用できる。

次に,実施例について説明する。

第 8 図は上記電気長の差を任意の値 △ 8 に設定 した移相器の一実施例を説明するための模式図で ある。図において、(22 a)(22 b)は第 2 の伝送線 路のの入力端子のおよび出力端子の8から所定の周波数で概略 8 0 度の電気長の位置と接地との間に設けられた第 2 のスイッチをよび第 3 のスイッチである。なお、ここで、第 1 のスイッチ (22a)、第 3 のスイッチ (22a)、第 3 のスイッチ (22a)、第 3 のスイッチ (22a)と講師と講通が切り替わるものである。ここで、第 2 の伝送線路のにおける第 2 のスイッチ (22a)と第 3 のスイッチ (22b) の接続点の間が所定の電気長のを立る4 に設定されている。なお、所定の周波数で概略 8 0 度の管気長の位置は 9 0 度の奇数倍の電気長の位置であってもよい。

第8図. 第10図は第8図に示したこの発明の 移相器の一実施例の動作説明図である。第3図(a) は第1のスイッチ(22a)、第3のスイッチ(22a)、 第3のスイッチ(22b)を導通とした場合を示し、 第8図(b)はこのときの動作を示す等価回路である。 この場合には、第1のスイッチ(20の影響は無視でき、第2のスイッチ(22a)、第3のスイッチ(22b) は短絡と考えることができるので、第9図(b)のように表すことができ、入力端子のおよび出力端子

なお、上記実施例の具体的構成は第4図~第7 図に示した実施例と同様にできるため、ここでは 構成図を省略する。

また、上記実施例においても前記の他の実施例と同様の効果を有することは言うまでもなく、電波が通過する伝送線路にスイッチを挿入せずに2つの伝送線路を切り替ることができ、低損失な移相器が得られるという効果がある。

〔発明の効果〕

以上脱明したように、この発明によれば、遮断と導通が切り替わるスイッチを導通状態のとき入力端子から見て開放状態に見える第1の伝送機路の位置かよび第2の伝送機路の位置にそれぞれ設けたので、電波が通過する伝送線路にスイッチを挿入せずに2つの伝送機路を切り替ることができ、低損失な移相器が得られるという効果がある。

4. 図面の簡単な説明

第1図はこの発明の移相器の一実施例を説明するための模式図。第2図、第3図は第1図に示し

QBから第2のスイッチ(22a)。第3のスイッチ (22b) 側をみたインピーダンスは高インピーダン ス,すなわち開放状態となるので,電波は180度 の位相遅れを受けて第1の伝送線路四を通過する。 また。第10図(a)は第1のスイッチのを導通。第 2のスイッチ (22a), 第3のスイッチ (22b)を遮 断とした場合を示し。第10図(b)はこのときの動 作を示す等価回路である。との場合には、第1の スイッチのは短絡と考えることができ、第2のス イッチ (22a), 第3のスイッチ(22b)の影響は無 祝できるので、第10図(ロ)のように表すことがで き。入力端子のおよび出力端子のから第1のスイ ッチの側をみたインピーダンスは高インピーダン ス, すなわち開放状態となるので, 電波は(180 + 8)度の位相遅れを受けて第2の伝送線路のを 通過する。従つて,第1のスイツチ四と第2のス イッチ (22a) および第3のスイッチ (22b) とを遮 断・導通と切り替ることにより、電波の伝搬位相 は 8 度変化し、任意の値の 8 度移相器が構成でき る。

たとの発明の移相器の実施例の動作説明図、第4 図は第1図に示したとの発明の移相器の実施例の 構成を示す糾視図、第5図はとの発明の移相器の 他の実施例の構成を示す糾視図、第6図はとの発 明の移相器のまた他の実施例の構成を示す糾視図。 第7図はとの発明の移相器のさらに他の実施例を 説明するための模式図、第8図はとの発明の移相 器のさらにまた他の実施例を説明するための模式 図、第9図、第10図は第8図に示したとの発明 の移相器の製施例の動作説明図、第11図は従来 の移相器を説明するための模式図、第12図は従来 の移相器を説明するための模式図、第12図は従来


図において、(1) は入力線路、(2) は出力線路。(3) は第1の分岐線路。(4) は第2の分岐線路。(5) は第1の8PDTスイッチ。(6) は第2の8PDTスイッチ。(7) は半導体基板。(8) (9) は第1。第2のFET。00 00 は第3。第4のFET。02 03 04 はドレイン電極。ゲート電極。ソース電極。09 はバイアス抵抗。09 はバイアス端子。00 は入力端子。09 は出力端子。09 は第1の伝送線路。00 は第2の伝送線路。00 は

第1のスイッチ、四(22a)は第2のスイッチ、(22b)は第3のスイッチ、四のははPET、四のははドレイン電極、ゲート電極、ソース電極、四はバイアホール、四はバイアス抵抗、回はバイアス端子、回はキャバシタ、四はPINダイオード、四は誘電体基板、四は高インピーダンス線路、四は低インピーダンス線路、四はインピーダンス線路、四は大いビーダンス線路、四は大いダクタ、四は反射補債用案子である。

たお、各図中同一符号は同一または相当部分を 示す。

代理人 大岩 增雄








1:入力線路 2:出力線路 17:入力端子 18:出力端子


19:第1の伝送線路 20:第2の伝送線路 21:第1のスイッチ

22: 第2のスイッチ











第 4 図



1:入力線路 2:出力線路 19:第1の伝送線路 20:第2の伝送線路 23:FET 24:FET 25:ドレイン電極 26:ゲート電極 27:ソースマホール 28:バイアスを始 29:バイアスを端子 30:ドャパシタ


第 5 図




32 : PIN ダイオード 33: 銹電体基板

34: 高インピーダンス 線路 35: 佐インヒーダンス線路

第 6 図




36: インダクタ




37: 反射補償用素子


特開平4-32301(8)


第 8 図




22a: 第2のスイッチ 22b: 第3のスイッチ







1:入力線路 2:出力線路 3:第1の分岐線路 4:第2の分岐線路 5:第1のSPOTスイッケ 6:第2のSPOTスイッケ 第 1 2 13



- 1: 入力終路 2: 出力終路 3: 第1の余分板終路 5: 第1の SPDTスイッケ 6: 第2の SPDTスイッケ 7: 第1の FET 8: 第2の FET 10: 第3の FET 10: 第4の FET 12: ゲープ重極 13: パイアス 15: パイアス 15: パイアス 15: パイアス

- 15:バイアス括抗
- 16:バイアス端子

第1頁の続き

神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電 憲 治 未 松 @発 明 者 子システム研究所内

神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電 智徳 重 松 @発 明 者

子システム研究所内

THIS PAGE BLANK (USPTO)